Een praktisch probleem dat steeds moeilijker te negeren is in de halfgeleiderindustrie: het bouwen van een geavanceerde chip draait niet langer alleen om het printen van kleinere transistors. Een hypermoderne AI-accelerator kan nog steeds zijn prestatie-, kosten- of leveringsdoelstellingen missen als het geheugen met hoge bandbreedte niet dicht genoeg bij de logica kan worden geplaatst, als een interposer te groot of te duur is, als de opbrengst van de chipverpakking laag is, of als de geavanceerde assemblagecapaciteit zich ver van de waferfabriek bevindt.
Daarom is de wereldwijde race in de halfgeleiderindustrie in 2026 steeds meer een race op twee met elkaar verbonden fronten. Het eerste is de fabricage : gate-all-around transistors, backside power delivery, EUV-lithografie, opbrengst en capaciteit vanaf ongeveer 2 nm en verder. Het tweede is geavanceerde verpakking : chiplets, 2,5D-interposers, 3D-stapeling, hybride bonding, integratie van high-bandwidth geheugen, substraten, testen en thermisch beheer.
Het onderscheid is belangrijk omdat een land of bedrijf sterk kan zijn in één laag, maar nog steeds sterk afhankelijk kan zijn van een andere regio voor de rest van het systeem. Voor klanten die AI-infrastructuur kopen, voor overheden die halfgeleiderprogramma's financieren en voor bedrijven die hun toeleveringsketens plannen, is de belangrijkste vraag niet langer simpelweg "Wie heeft de kleinste node?", maar "Wie kan het hele systeem produceren, integreren, testen en schalen?"
Decennialang werd de vooruitgang in halfgeleiders doorgaans samengevat in termen van transistorverkleining. Dat blijft belangrijk, maar moderne AI- en high-performance computing-systemen verleggen tegelijkertijd de grenzen van andere fysieke systemen.
Een beperking is de chipgrootte. Lithografie-apparatuur legt een eindig veld bloot, waardoor ontwerpers niet zomaar een monolithische processor willekeurig groot kunnen maken. Chiplets bieden een andere mogelijkheid: een systeem opdelen in kleinere chips en deze met elkaar verbinden via zeer snelle verbindingen in één behuizing. Een tweede beperking is de geheugenbandbreedte. AI-acceleratoren vereisen een enorme dataoverdracht tussen logica en high-bandwidth memory (HBM), waardoor afstand, routingdichtheid, stroomvoorziening en behuizingsgeometrie direct van invloed zijn op de systeemprestaties.
Een derde beperking is economisch. Zeer grote, geavanceerde chips kunnen duur zijn, omdat een defect een grote hoeveelheid waardevol silicium kan verpesten. Chiplet-architecturen stellen ontwerpers in staat om alleen de functies die echt een geavanceerd proces vereisen op de duurste node te plaatsen, terwijl oudere of gespecialiseerde nodes worden gebruikt voor I/O, analoge functies, cache of andere functies. Het nadeel hiervan is dat de verpakking veel complexer wordt.
Daarom duiken termen als CoWoS, SoIC, EMIB, Foveros, I-Cube, X-Cube, hybride bonding, herverdelingslagen en siliciumbruggen nu op in discussies die zich voorheen bijna volledig richtten op procestechnologieën.
TSMC meldt dat het N2-proces in het vierde kwartaal van 2025 in massaproductie is gegaan met een goede opbrengst, en dat N2P en A16 gepland staan voor massaproductie in de tweede helft van 2026. A16 voegt TSMC's Super Power Rail-technologie voor stroomvoorziening aan de achterzijde toe, geschikt voor ontwerpen met veeleisende eisen op het gebied van stroomvoorziening en -geleiding. Zie het jaarverslag van TSMC over 2025 en het technologieoverzicht van A16 .
Het belangrijkste is niet het marketinglabel dat aan een node is gekoppeld. Nodenamen zijn geen letterlijke transistorafmetingen en zijn niet direct vergelijkbaar tussen verschillende gieterijen. Waar het om gaat, is of een proces een acceptabele opbrengst, prestatie, energieverbruik, dichtheid, ontwerp- en productievolume behaalt voor daadwerkelijke klantproducten.
Intel meldt dat Intel 18A in 2025 in productie is gegaan en nu op grote schaal in de Verenigde Staten wordt geproduceerd. Het proces combineert RibbonFET gate-all-around transistors met PowerVia backside power delivery. Intel meldde in juni 2026 ook dat de verbeterde 18A-P variant in risicoproductie was gegaan. De huidige documentatie van het bedrijf over Intel 18A maakt onderscheid tussen de productiestatus en toekomstige varianten en ondersteunt de procesclaims met technische referenties.
De strategie van Intel is met name opmerkelijk omdat het de productie van de front-end combineert met een grote binnenlandse aanwezigheid op het gebied van geavanceerde verpakkingstechnologie. Dat is belangrijk voor klanten die procestechnologie, assemblage, testen en de geografische spreiding van de toeleveringsketen als één systeem willen plannen in plaats van als afzonderlijke aankopen.
De roadmap van Samsung voor chipfabricage maakt gebruik van gate-allaround-technologie en koppelt zijn logica-aanbod steeds meer aan de activiteiten van het bedrijf op het gebied van geheugen en geavanceerde chipverpakkingen. In de resultaten over het tweede kwartaal van 2026 gaf Samsung aan dat het van plan is de productie van nieuwe mobiele producten op zijn tweede generatie 2nm-proces in de tweede helft van 2026 op te voeren en meldde het een uitbreiding van de samenwerking op het gebied van 2nm HPC. Daarnaast kondigden Samsung en Broadcom een samenwerking aan voor 2026 op het gebied van chipfabricagetechnologie van 2nm en lager, HBM en geavanceerde chipverpakkingen. Zie de resultaten van Samsung over het tweede kwartaal van 2026 en de aankondiging van Samsung-Broadcom .
Het strategische voordeel dat Samsung probeert te creëren is duidelijk: logica, geheugen en verpakking kunnen gezamenlijk geoptimaliseerd worden. De uitdaging is eveneens helder: klanten beoordelen een chipfabrikant nog steeds op basis van productieopbrengst, betrouwbaarheid van de planning, gereedheid voor het ecosysteem en de concurrentiepositie van het uiteindelijke systeem, en niet alleen op basis van een roadmap.
Rapidus probeert iets anders: een toonaangevende productiebasis voor logicachips in Japan herbouwen rond een 2nm gate-all-around proces. De IIM-1 pilotlijn in Chitose is in april 2025 in gebruik genomen en Rapidus geeft aan dat massaproductie in 2027 van start moet gaan. In april 2026 keurde de Japanse NEDO het fiscale jaarplan van Rapidus goed, dat zowel de ontwikkeling van 2nm front-ends als het ontwerp en de productie van chiplets/pakketten omvat. Rapidus rapporteerde ook een prototype van een organische RDL-interposer van 600 mm² en plannen om 2.xD- en 3D-pakketprocessen te verifiëren in de Rapidus Chiplet Solutions-faciliteit. Zie de projectupdate van Rapidus voor het fiscale jaar 2026 .
Dit blijft een toekomstgericht productieprogramma en geen bewijs van succesvolle massaproductie in 2027. Dat onderscheid is belangrijk: prototype transistors, een werkende pilotlijn, een bruikbare PDK, tape-outs voor klanten, productieopbrengst en duurzame productie op grote schaal zijn afzonderlijke mijlpalen.
De CoWoS-familie van TSMC is essentieel voor veel AI- en HPC-ontwerpen, omdat het logica en HBM (Hardware-Based Memory) combineert op zeer grote, op interposers gebaseerde systemen. Tijdens het North America Technology Symposium van 2026 kondigde TSMC aan dat het CoWoS-chips met een retikelgrootte van 5,5 produceerde en een versie met een retikelgrootte van 14 plande voor 2028, die ongeveer 10 grote rekenchips en 20 HBM-stacks zou kunnen integreren. Dezelfde roadmap omvat SoIC 3D-stapeling en co-packaged optica. Zie de aankondiging van TSMC tijdens het technologiesymposium van 2026 .
Het belang hiervan is architectonisch. Naarmate de behuizingsoppervlakte toeneemt, kunnen ontwerpers de rekenkracht en het geheugen schalen zonder elke functie op één monolithische chip te hoeven plaatsen. Grotere behuizingen maken echter kromtrekking, thermische gradiënten, substraatkwaliteit, interconnectie-integriteit, stroomvoorziening, teststrategie en assemblageopbrengst lastiger te beheersen.
Intels verpakkingsportfolio benadert hetzelfde probleem met een andere set bouwstenen. EMIB integreert kleine siliciumbruggen in het substraat om chips lateraal met elkaar te verbinden, terwijl Foveros-technologieën verticale stapeling ondersteunen. Intel meldde in juli 2026 dat de faciliteiten in New Mexico de verpakkingsoppervlakte opschaalden tot meer dan acht keer het conventionele reticle-oppervlak, met plannen om tegen 2028 tot meer dan twaalf keer te gaan. De nieuwste EMIB-T voegt door-silicium via's toe om de stroomvoorziening en routing te verbeteren voor veeleisende HBM-gebaseerde systemen. Zie Intels overzicht van geavanceerde verpakkingen voor 2026 .
Dit illustreert waarom verpakkingstechnologieën niet op basis van één enkele maatstaf vergeleken moeten worden. Een volledig silicium interposer, een ingebouwde siliciumbrug, een RDL interposer en een hybride 3D-stack bieden verschillende afwegingen op het gebied van bandbreedte, kosten, verpakkingsoppervlak, thermisch gedrag en productiecomplexiteit.
Samsung biedt 2,5D-verpakkingen op basis van silicium-interposers en bridges, evenals 3D-stapeling. Het huidige materiaal over geavanceerde heterogene integratie beschrijft 3D Cube-T met behulp van TSV en thermische compressiebonding, en 3D Cube-H in ontwikkeling met bumpless hybride koperbonding. Samsung blijft I-Cube en X-Cube positioneren als onderdeel van zijn bredere foundry-plus-memory-strategie. Zie het overzicht van Samsung over geavanceerde heterogene integratie .
De onbeantwoorde vraag is niet of deze technieken technisch nuttig zijn. Het gaat erom welke combinaties met een hoge opbrengst, in de vereiste verpakkingsgrootte, met de benodigde HBM-voorraad en tegen een prijs die klanten acceptabel vinden, geproduceerd kunnen worden.
De concurrentie draait ook om de locatie van elke productiefase. De meest veerkrachtige toeleveringsketen is niet per se die met de meeste fabrieken; het is die keten die waferfabricage, verpakking, substraten, geheugen, testen, apparatuur, materialen en technisch talent met elkaar verbindt binnen een beheersbare cyclustijd en risicobeheersing.
| Regio | Huidige geverifieerde richting | Waarom het belangrijk is |
|---|---|---|
| Taiwan | TSMC blijft fors investeren in N2-chips en geavanceerde verpakkingstechnologie en blijft het middelpunt van zijn meest volwaardige, toonaangevende productie-ecosysteem. | Dichte leveranciersnetwerken, opgebouwde proceskennis en een nauwe koppeling tussen front-end en verpakking blijven lastig snel te reproduceren. |
| Verenigde Staten | Intel produceert de 18A-chip in eigen land; TSMC's plannen voor Arizona zijn uitgebreid naar zes logic fabs, twee faciliteiten voor geavanceerde verpakking en een R&D-centrum; Amkor bouwt een grote campus voor geavanceerde verpakking en testen in Arizona. | De VS probeert de kloof te dichten tussen de ontwikkeling van geavanceerde wafers in eigen land en de grootschalige assemblage van geavanceerde chips in eigen land. |
| Zuid-Korea | Samsung werkt aan de ontwikkeling van 2nm-logica, HBM en 2.5D/3D-integratie, terwijl Korea tegelijkertijd investeert in programma's voor geavanceerde verpakkingsinfrastructuur. | De combinatie van geheugen, logica en verpakking kan strategisch waardevol zijn voor AI-systemen. |
| Japan | Rapidus ontwikkelt 2nm-logica en een gekoppeld R&D-proces voor chiplets en geavanceerde verpakkingstechnologie, met als doel massaproductie in 2027. | Japan probeert de toonaangevende logica in eigen land te herstellen en daarbij gebruik te maken van zijn sterke punten op het gebied van materialen en apparatuur. |
| Europa | Proefprojecten in het kader van de EU-chipswetgeving, zoals NanoIC en FAMES, vergroten de toegang tot geavanceerd procesonderzoek en -ontwikkeling en experimenten op pre-industriële schaal. | Europa versterkt de technologische ontwikkeling en prototyping, hoewel de capaciteit van een pilotlijn niet verward moet worden met een grote commerciële productiecapaciteit voor AI-chips. |
Op de huidige Arizona-pagina van TSMC staat dat het investeringsplan voor de VS is gegroeid tot 265 miljard dollar en zes logic fabs, twee faciliteiten voor geavanceerde chipverpakking en een R&D-centrum omvat. De eerste fabriek voor geavanceerde chipverpakking zal naar verwachting begin 2026 in de eerste bouwfase gaan. Zie het huidige projectoverzicht van TSMC Arizona .
Geavanceerde verpakkingstechnologie wordt ook een prioriteit op zich binnen het Amerikaanse industriebeleid. Amkor begon in 2025 met de bouw van een verpakkings- en testcampus in Arizona, waarvan de geplande investering werd uitgebreid tot 7 miljard dollar. De productie zal naar verwachting in 2028 van start gaan. In juni 2026 kondigden TSMC en Amkor een tienjarige overeenkomst aan voor samenwerking op het gebied van geavanceerde verpakkingstechnologie en testen in Arizona. Zie de aankondiging van het partnerschap tussen TSMC en Amkor .
Op het gebied van onderzoek en ontwikkeling kondigde het Amerikaanse ministerie van Handel in juli 2026 intentieverklaringen aan ter waarde van in totaal 874 miljoen dollar voor onderzoek naar de toeleveringsketen van computers, waaronder geavanceerde verpakkingsmaterialen, substraten, materialen, fotonica, architecturen en geheugen. Zie de aankondiging van NIST .
Europa kiest een andere weg. De EU opende in februari 2026 de NanoIC-pilotlijn bij imec, een programma van € 2,5 miljard met € 700 miljoen aan EU-financiering, gericht op de volgende generatie halfgeleidertechnologieën voorbij 2 nm op een bijna industriële schaal voor onderzoek en ontwikkeling. FAMES bij CEA-Leti, dat in januari 2026 werd ingehuldigd, richt zich op ultra-energiezuinige technologieën. Deze faciliteiten versterken de toegang tot onderzoek en de procesontwikkeling, maar ze zijn niet gelijk aan de aankondiging van een nieuwe grootschalige chipfabriek. Zie de aankondiging van de Europese Commissie over NanoIC .
China streeft ook naar binnenlandse productie- en verpakkingscapaciteit voor halfgeleiders. In 2026 heeft het Chinese nationale beleid de fiscale steun voor gekwalificeerde halfgeleiderproductie- en geavanceerde verpakkings-/testbedrijven voortgezet, terwijl op 1 maart 2026 een nationale 2.5D-chiplet-interconnectiestandaard van kracht werd. Deze maatregelen tonen de voortdurende ontwikkeling van het ecosysteem aan, maar ze bepalen op zichzelf niet de productiestatus of het concurrentievermogen van een specifiek geavanceerd proces. Zie de kennisgeving van het NDRC-belastingbeleid van 2026 en de nationale 2.5D-chiplet-interfacestandaard .
De volgende fase van de concurrentie zal minder worden bepaald door specificaties van afzonderlijke componenten en meer door de interfaces tussen componenten en productiestadia.
Daarom worden in de halfgeleiderindustrie bedrijven die transistors, chiplets, geheugeninterfaces, verpakkingsstructuren, testprocessen, stroomvoorziening en koeling kunnen co-ontwerpen steeds meer beloond. De "back-end" is niet langer een laagwaardige afwerkingsstap. Voor geavanceerde AI-systemen maakt het deel uit van de architectuur.
De meest voorkomende fout is om elke aankondiging in de roadmap als gelijkwaardig te beschouwen. Het is nuttiger om het bewijsmateriaal te rangschikken van makkelijkst naar moeilijkst: eerst technologiedemonstraties, dan risicoproductie, tape-outs bij klanten, productiekwalificatie, massaproductie en ten slotte duurzame opbrengsten en economische haalbaarheid van verzendingen.
Wat de fabricage betreft, is het belangrijk om in de gaten te houden of TSMC's N2-familie de productie verder kan opschalen, of Intel de externe acceptatie van 18A-familieprocessen kan verbreden, of Samsung 2nm-projecten kan omzetten in duurzame volumes en of Rapidus in 2027 van succesvolle pilotproductie kan overstappen naar productie op commerciële schaal.
Let bij de verpakking op de volgende factoren: verpakkingsgrootte, HBM-aantal, hybride-bond-afstand, substraatstrategie, testmethodologie, thermische limieten en werkelijke capaciteit. De uitbreiding van CoWoS door TSMC, de grotere EMIB/Foveros-systemen van Intel, het hybride-bonding-werk van Samsung en de RDL-experimenten op paneelschaal van Rapidus wijzen allemaal in dezelfde richting: de verpakking zelf wordt groter, dichter en meer systeemachtig.
Geografisch gezien is het belangrijk om te kijken of nieuwe investeringen uit de VS, Japan, Korea en Europa zelfvoorzienende leveranciersclusters creëren in plaats van geïsoleerde vlaggenschipfaciliteiten. Een fabriek zonder nabijgelegen verpakkings-, materiaal-, reserveonderdelen-, test-, geschoolde arbeidskrachten en technische ondersteuning van de klant kan nog steeds te maken krijgen met lange doorlooptijden en verborgen afhankelijkheden.
Voordat u een krantenkop over een nieuwe, zogenaamd toonaangevende chiptechnologie klakkeloos overneemt, is het verstandig om eerst even de feiten te controleren:
Als een aankondiging aan die criteria voldoet, is de kans groter dat het een betekenisvolle verschuiving in de halfgeleidercapaciteit vertegenwoordigt, in plaats van een mijlpaal in de roadmap die zonder context over de productie wordt gepresenteerd.
De wereldwijde concurrentie in de halfgeleiderindustrie draait nog steeds om wie de meest geavanceerde transistors kan maken, maar dat is niet langer voldoende. Door AI zijn geheugenbandbreedte, interconnectiedichtheid, pakketgrootte, testen, thermische eigenschappen en de geografische spreiding van de toeleveringsketen onlosmakelijk verbonden met rekenprestaties.
Taiwan blijft het centrum van het meest volwassen ecosysteem voor geavanceerde chipfabricage en chipverpakking. De Verenigde Staten bouwen hun front-end- en geavanceerde verpakkingscapaciteit op ongekende schaal opnieuw op. Zuid-Korea combineert sterke punten op het gebied van geheugen, logica en verpakking. Japan probeert terug te keren naar de top van de logica en tegelijkertijd een ecosysteem voor verbonden chiplets op te bouwen. Europa breidt de gedeelde R&D-infrastructuur uit en China blijft de binnenlandse productie en de beleidsondersteuning voor verpakking versterken.
De belangrijkste concurrentie is daarom niet simpelweg "2nm versus 2nm". Het gaat erom een compleet, produceerbaar systeem te leveren: geavanceerde logica, geheugen, behuizing, voeding, koeling, testen, opbrengst en volume – alles in één.
Een praktische gids voor 2026 over AI, slimme huissensoren, bewaking op afstand, valpreventie, privacy en hoe technologie kan bijdragen aan zelfstandig thuis wonen op latere leeftijd zonder zorg te vervangen.
Leer hoe steden mobiliteits-, landgebruiks-, klimaat- en gemeenschapsgegevens kunnen omzetten in veiligere, groenere en meer beloopbare buurten, zonder technologie boven mensen te stellen.
Vergelijk toonaangevende opleidingen in de lucht- en ruimtevaarttechniek voor drones, autonomie, besturing, UAS-operaties en afstudeeronderzoek, met geverifieerde updates voor 2026.
Een praktische gids voor AI-gestuurde chirurgische robotica: huidige mogelijkheden, mate van autonomie, voordelen op het gebied van precisie, beperkingen, regelgeving en evaluatiecriteria.
Er wordt steeds meer geïnvesteerd in CCUS, maar kan koolstofafvang de wereldwijde uitstoot terugdringen? Ontdek waar het werkt, wat de schaalbaarheid beperkt en welk bewijsmateriaal ertoe doet.
Compare seven global programs for digital supply chains, logistics, analytics, global trade, and operations, with practical guidance on choosing the right fit.
Leer hoe brein-computerinterfaces neurale signalen decoderen om communicatie en beweging te herstellen, wat recente studies hebben bereikt en wat het gebruik van BCI nog steeds beperkt.
See how commercial drones combine sensors, edge AI, batteries, communications, and flight-control software—and where autonomy still depends on mission and regulation.
Vergelijk zeven toonaangevende bedrijven op het gebied van batterijen en energieopslag op basis van materialen, systemen, onderzoek, branche-ervaring, flexibiliteit, taal en kostenafwegingen.
Leer hoe de massa van de lading, de batterijlimieten, het weer, de voortstuwingsefficiëntie en de vliegtuigarchitectuur de vliegduur van industriële UAV's beïnvloeden, en hoe je die kunt verbeteren.
